

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-237207
(43)Date of publication of application : 13.09.1996

(51)Int.Cl.

H04B 10/28
H04B 10/26
H04B 10/14
H04B 10/04
H04B 10/06
H03D 1/04
H04L 25/49

(21)Application number : 07-038797
(22)Date of filing : 27.02.1995


(71)Applicant : SHARP CORP
(72)Inventor : OKUDA TAKANORI
YOKOGAWA SEIICHI

(54) SIGNAL PROCESSING CIRCUIT FOR PHOTOELECTRIC CONVERSION ELEMENT

(57)Abstract:

PURPOSE: To precisely demodulate a modulated wave from the output of a photoelectric conversion element by preventing the activation of an integration circuit only for time which is previously decided from the restoration time of a pulse outputted from an output circuit.

CONSTITUTION: An electric signal from a light-receiving element 22 is amplified by an amplifier circuit 23 and is filtered into only a transportation frequency component by BPF 24. Output from BPF 24 is discriminated from a prescribed level by waveform shaping circuits 25 and 26 and is waveform-shaped. Then, it is inputted to the integration circuit 27 and the component of a modulate wave is extracted by integration. Then, it is waveform-shaped by an output circuit 28 and outputted to a decoding circuit and a control circuit in a poststage. Output is masked by permitting a discharge current switching circuit 33 to short circuit terminals in the capacitor of the integration circuit 27 so as to prevent the activation in response to the output of the output circuit 28, for example. Thus, the malfunction of output by the feedback of the output pulse to the input-side of the amplifier circuit with voltage fluctuation is prevented and the modulated wave can precisely be demodulated.



LEGAL STATUS

[Date of request for examination] 22.12.1998
[Date of sending the examiner's decision of rejection]
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]
[Patent number] 3224485
[Date of registration] 24.08.2001
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平8-237207

(43) 公開日 平成8年(1996)9月13日

(51) IntCl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
H 0 4 B 10/28			H 0 4 B 9/00	Y
10/26			H 0 3 D 1/04	
10/14		9199-5K	H 0 4 L 25/49	C
10/04				
10/06				

審査請求 未請求 請求項の数 2 O L (全 8 頁) 最終頁に続く

(21) 出願番号 特願平7-38797

(22) 出願日 平成7年(1995)2月27日

(71) 出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72) 発明者 奥田 隆典

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72) 発明者 横川 成一

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内


(74) 代理人 弁理士 原 謙三

(54) 【発明の名称】 光電変換素子の信号処理回路

(57) 【要約】

【構成】 家電製品の赤外線による遠隔操作装置の受信機等として実現される信号処理回路21において、受光素子22からの出力を増幅回路23で増幅し、BPF24で搬送周波数帯域を濾波した後、比較器26において弁別レベル作成回路25で作成した弁別レベルと比較し、得られた出力を積分回路27で積分した後、ヒステリシス特性を有する比較器28で波形整形することによって、変調波を復調する。また比較器28の出力から放電電流切換回路33は、変調波のレベルが復帰のために反転したことを検出すると、BPF24および積分回路27での遅れ時間に対応した時間だけ積分回路27を不能動化して出力をマスクする。

【効果】 出力端子32から出力されるパルスが、集積回路として一体化されている該信号処理回路21の増幅回路23の入力側へ帰還されてしまっても、その誤入力に対する出力が阻止され、送信側からの変調波を正確に復調することができる。



【特許請求の範囲】

【請求項1】 所望とする送信すべきパルスを変調波として、予め定める周波数の搬送波を強度変調した出力にตอบสนองして発光素子が駆動され、その発光素子からの光にตอบสนองして得られた光電変換素子からの電気信号を増幅する増幅回路と、前記増幅回路の出力から所望とする搬送周波数成分を抽出するフィルタと、前記フィルタからの出力を波形整形する波形整形回路と、前記波形整形回路の出力から前記変調波の成分を抽出する積分回路と、積分回路の出力をレベル弁別して出力波形に整形する出力回路とを含み、少なくとも前記各回路が一体化されて構成される光電変換素子の信号処理回路において、前記積分回路に関連して設けられ、前記出力回路の出力にตอบสนองし、出力回路から出力されるパルスの復帰時から予め定める時間だけ前記積分回路を不能動化する不能動化手段を備えることを特徴とする光電変換素子の信号処理回路。

【請求項2】 前記積分回路は、コンデンサと、このコンデンサに充電電流を供給する定電流源とを備えて構成され、前記不能動化手段は、コンデンサをバイパスすることによって積分回路を不能動化し、前記予め定める時間は、光電変換素子の出力にตอบสนองして出力回路から出力が得られるまでの前記フィルタおよび積分回路等の時間遅れ要素による遅れ時間よりも僅かに長く選ばれることを特徴とする光電変換素子の信号処理回路。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、テレビジョン受信機やビデオテープレコーダ等の家電製品などにおいて、赤外線を用いた遠隔操作装置の受信機として好適に実施される光電変換素子の信号処理回路に関する。

【0002】

【従来の技術】 図4は、上述のような遠隔操作装置の受信機に用いられる典型的な従来技術の信号処理回路1の電気的構成を示すブロック図である。送信機からは、たとえば前記テレビジョン受信機やビデオテープレコーダ等の動作に対応したパルスを変調波として、前記変調波よりも充分高い予め定める周波数、たとえば38kHzの搬送波を強度変調して得られた送信信号によって、発光ダイオード等の発光素子が駆動されて赤外線光が送信されている。

【0003】 これに対して受信機側では、前記赤外線光は、フォトダイオード等で実現される受光素子2によって電気信号に変換され、増幅回路3で増幅された後、バンドパスフィルタ（略称BPF）4で前記予め定める周波数帯域の成分が濾波される。BPF4からの出力は弁別レベル作成回路5に入力されており、この弁別レベル作成回路5はたとえば積分回路等で実現され、所定期間

に亘るBPF4の出力の平均値を求め、その平均値を弁別レベルとして比較器6の一方の入力に与える。この比較器6の他方の入力には、前記BPF4からの出力が直接入力されている。したがって比較器6は、BPF4からの出力が前記弁別レベル以上であるときにはハイレベルの出力を導出し、弁別レベル未満であるときにはローレベルの出力を導出し、こうしてBPF4からの出力を波形整形する。

【0004】 比較器6からの出力は、積分回路7に入力されて前記変調波の成分が抽出され、この積分回路7からの出力がヒステリシス特性を有する比較器8で予め定める弁別レベルでレベル弁別されて、前記変調波に対応した矩形波パルスが復調される。比較器8からの出力は、出力トランジスタ9のベースに入力される。出力トランジスタ9のエミッタは接地され、コレクタはプルアップ抵抗10を介してハイレベルの電源ライン11に接続されるとともに、出力端子12に接続される。

【0005】 したがって、前記送信機からの変調波パルスにตอบสนองして、比較器8からはハイレベルの出力が導出され、この出力が出力トランジスタ9およびプルアップ抵抗10によって反転されて、出力端子12にはいわゆるローアクティブの出力が導出される。出力端子12からの出力は、後段の制御回路やデコード回路などに入力されて前記変調波のコードが解読され、その解読されたコードに対応した動作が行われる。

【0006】 図5は、前記信号処理回路1の動作を説明するための波形図である。前記送信機からは、図5

(a)で示す変調波がハイレベルである期間だけ図5

(b)で示す予め定める周波数の搬送波が変調されて、

図5(c)で示す送信信号が作成され、この送信信号に対応した光が送信されている。

【0007】 したがって受光素子2からは、この図5

(c)で示す電気信号が導出される。この電気信号は、増幅回路3によって増幅され、さらにBPF4で濾波されることによって、BPF4の積分要素等の遅れ要素によって、図5(d)で示すように、立上がりおよび立下がりが緩やかになった、なまった波形となる。この波形を弁別レベル作成回路5において前述のように該波形の平均値などから求められる弁別レベル v_{th1} でレベル弁別することによって、図5(e)で示すような波形が得られる。

【0008】 したがって、前記比較器6の出力を積分回路7で積分すると図5(f)で示すようになり、比較器8において弁別レベル v_{th2} で波形整形した後、出力トランジスタ9およびプルアップ抵抗10で反転すると、出力端子12には図5(g)で示される出力が導出されることになる。

【0009】 このようにして、送信機側での変調波を復調し、その変調波が表すコードに対応した動作が可能となる。

【0010】

【発明が解決しようとする課題】上述のように構成された信号処理回路1において、増幅回路3から出力トランジスタ9およびプルアップ抵抗10までが、さらには受光素子2も含めて集積回路として一体化されており、したがって各回路素子は一体で樹脂中に封止されている。このため、出力端子12の電圧変動が前記樹脂を介して増幅回路3の入力へ帰還されてしまい、受光素子2からの電気信号と同様に前述のような信号処理が施されて、出力に誤動作が生じてしまうという問題がある。

【0011】すなわち、前記図5(a)および図5

(b)と同様に、図6(a)の変調波で図6(b)の搬送波が変調されているとき、受光素子2からの出力は図6(c)で示され、BPF4からの出力は図6(d)で示され、比較器6からの出力は図6(e)で示され、積分回路7からの出力は図6(f)で示され、出力端子12からの出力は図6(g)で示される。

【0012】出力端子12からの出力電圧が参照符 α 1で示すように立上ると、増幅回路3には受光素子2からの出力に参照符 α 2で示すようなパルスが重畳されてしまう。したがって、このパルスが正規の受光素子2からの出力と同様に信号処理されて、出力端子12からは参照符 α 3で示されるような誤動作によるパルスが出力されることになる。したがって、前記コードが解読不能となり、または誤動作を発生させてしまうという問題がある。

【0013】本発明の目的は、光電変換素子の出力から変調波を正確に復調することができる光電変換素子の信号処理回路を提供することである。

【0014】

【課題を解決するための手段】請求項1の発明に係る光電変換素子の信号処理回路は、所望とする送信すべきパルスを変調波として、予め定める周波数の搬送波を強度変調した出力にตอบสนองして発光素子が駆動され、その発光素子からの光にตอบสนองして得られた光電変換素子からの電気信号を増幅する増幅回路と、前記増幅回路の出力から所望とする搬送周波数成分を抽出するフィルタと、前記フィルタからの出力を波形整形する波形整形回路と、前記波形整形回路の出力から前記変調波の成分を抽出する積分回路と、積分回路の出力をレベル弁別して出力波形に整形する出力回路とを含み、少なくとも前記各回路が一体化されて構成される光電変換素子の信号処理回路において、前記積分回路に関連して設けられ、前記出力回路の出力にตอบสนองし、出力回路から出力されるパルスの復帰時から予め定める時間だけ前記積分回路を不能動化する不能動化手段を備えることを特徴とする。

【0015】請求項2の発明に係る光電変換素子の信号処理回路では、前記積分回路は、コンデンサと、このコンデンサに充電電流を供給する定電流源とを備えて構成され、前記不能動化手段は、コンデンサをバイパスする

ことによって積分回路を不能動化し、前記予め定める時間は、光電変換素子の出力にตอบสนองして出力回路から出力が得られるまでの前記フィルタおよび積分回路等の時間遅れ要素による遅れ時間よりも僅かに長く得られることを特徴とする。

【0016】

【作用】請求項1の発明に従えば、家電製品の赤外線による遠隔操作装置の受信機などとして用いられる光電変換素子の信号処理回路において、変調波に対応した出力パルスの復帰時に予め定める時間だけ出力をマスクする。

【0017】すなわち、送信機からは、遠隔操作の操作コード等を表す所望とする送信すべきパルスを変調波として、予め定める周波数の搬送波が強度変調された出力にตอบสนองして発光素子から光が放射されており、光電変換素子からはその光にตอบสนองした電気信号が出力されている。この電気信号は、増幅回路で増幅された後、バンドパスフィルタ等で実現されるフィルタによって搬送周波数成分のみに濾波される。このフィルタからの出力は、波形整形回路において所定レベルと弁別されるなどして波形整形された後、積分回路に入力され、積分によって変調波の成分が抽出される。その後、さらに出力回路によって波形整形された後、後段のデコード回路や制御回路等へ出力される。前記積分回路はコンデンサ等を備えて構成されており、したがって前記出力のマスクは、出力回路の出力にตอบสนองして不能動化手段が、たとえばこのコンデンサの端子間を短絡するなどして不能動化することによって実現される。

【0018】したがって、出力回路からの、たとえばローレベルの出力パルスの出力が終了するハイレベルへの復帰による電圧変動によって、該出力パルスが増幅回路の入力側へ帰還されてしまうことによる出力の誤動作を防止し、前記変調波を正確に復調することができる。

【0019】また請求項2の発明に従えば、前記積分回路は、コンデンサと、このコンデンサに充電電流を供給する定電流源とを備えて構成されており、したがって前記不能動化手段はこのコンデンサをバイパスすることによって該積分回路を不能動化して出力をマスクする。

【0020】このように構成される積分回路および前記フィルタ等には、前記コンデンサ等の時間遅れ要素が含まれており、したがって前記予め定める時間は、光電変換素子の出力にตอบสนองして出力回路から出力が得られるまでの時間よりも僅かに長く選ばれる。したがって、出力パルスの出力の終了時の電圧変動によって増幅回路に誤入力が生じて、その誤入力による出力はマスクされており、こうして確実に誤動作による出力を阻止することができる。

【0021】

【実施例】本発明の一実施例について図1～図3に基づいて説明すれば、以下の通りである。

10

20

30

40

50

【0022】図1は、本発明の一実施例の信号処理回路21の電気的構成を示すブロック図である。この信号処理回路21は、たとえばテレビジョン受信機やビデオテープレコーダ等の受信機に用いられ、送信機からは、動作に対応したパルスを変調波として、前記変調波よりも充分高い予め定める周波数、たとえば38kHzの搬送波を強度変調して得られた送信信号によって、発光ダイオード等の発光素子が駆動されて赤外線光が送信されている。

【0023】これに対して受信機側では、前記赤外線光は、フォトダイオード等で実現される受光素子22によって電気信号に変換され、増幅回路23で増幅された後、BPF24で前記予め定める周波数帯域の成分が濾波される。BPF24からの出力は弁別レベル作成回路25に輸入されており、この弁別レベル作成回路25はたとえば積分回路等で実現され、所定期間に亘るBPF24の出力の平均値を求め、その平均値を弁別レベルとして比較器26の一方の入力に与える。この比較器26の他方の入力には、前記BPF24からの出力が直接入力されている。したがって比較器26は、BPF24からの出力が前記弁別レベル以上であるときにはハイレベルの出力を導出し、弁別レベル未満であるときにはローレベルの出力を導出し、こうしてBPF24からの出力を波形整形する。

【0024】比較器26からの出力は、積分回路27に輸入されて積分によって前記変調波の成分が抽出され、この積分回路27からの出力がヒステリシス特性を有する比較器28で予め定める弁別レベルでレベル弁別されて、前記変調波に対応した矩形波パルスが復調される。比較器28からの出力は、出力トランジスタ29のベースに輸入される。出力トランジスタ29のエミッタは接地され、コレクタはプルアップ抵抗30を介してハイレベルの電源ライン31に接続されるとともに、出力端子32に接続される。

【0025】したがって、前記送信機からの変調波パルスにตอบสนองして、比較器28からはハイレベルの出力が導出され、この出力が出力トランジスタ29およびプルアップ抵抗30によって反転されて、出力端子32にはいわゆるローアクティブの出力が導出される。出力端子32からの出力は、後段の制御回路やデコード回路などに輸入されて前記変調波のコードが解読され、その解読されたコードに対応した動作が行われる。

【0026】本発明ではさらに、積分回路27に関連して、放電電流切換回路33が設けられている。この放電電流切換回路33は、後述するように、比較器28の出力にตอบสนองし、出力端子32からの出力がハイレベルに立上がった時点から予め定める時間だけ積分回路27の放電電流を増大する。受光素子22および各回路素子23〜30は、集積回路として樹脂によって封止されて一体化されている。

【0027】図2は、前記積分回路27、比較器28および放電電流切換回路33の具体的構成を説明するための前記信号処理回路21における比較器26から後段の電気回路図である。比較器26および積分回路27は、前記BPF24からの直接の出力と弁別レベル作成回路25からの弁別レベル V_{th1} との差を演算する差動増幅器41と、前記差動増幅器41で求められる2つの入力の電位差に対応した電流を取出すカレントミラー回路42と、前記カレントミラー回路42で取出された電流によって充電されるコンデンサC1と、前記コンデンサC1の電荷を予め定める微小な電流値で放電させるための定電流源44とを備えて構成されている。

【0028】前記BPF24からの出力は、入力端子P1から入力され、差動増幅器41を構成する一方のトランジスタTr1のベースに与えられる。また、弁別レベル作成回路25からの出力は、入力端子P2から他方のトランジスタTr2のベースに与えられる。これらトランジスタTr1、Tr2のエミッタは、共通に定電流源45を介して接地されている。トランジスタTr2のコレクタは前記ハイレベルの電源ライン31に接続され、またトランジスタTr1のコレクタはカレントミラー回路42を構成する一方のトランジスタTr3を介して前記電源ライン31に接続されている。

【0029】したがって、カレントミラー回路42の他方のトランジスタTr4のコレクタからは、前記端子P1、P2の電位差に対応した電流が出力され、コンデンサC1に与えられて充電が行われる。またこのコンデンサC1とトランジスタTr4のコレクタとの接続点は定電流源44を介して接地されており、したがって該コンデンサC1はこの定電流源44を介して微小な所定電流で放電されることになる。

【0030】前記比較器28は、大略的に、前記積分回路27からの出力をレベル弁別するための差動増幅器51と、この差動増幅器51におけるヒステリシス特性を備えた弁別レベルを設定するためのカレントミラー回路52、抵抗R1およびトランジスタTr10と、差動増幅器51からの出力を取出すためのカレントミラー回路53とを備えて構成されている。

【0031】前記積分回路27の出力であるコンデンサC1の端子電圧は、検知信号ライン54を介して、差動増幅器51を構成する一方のトランジスタTr11のベースに与えられている。このトランジスタTr11のエミッタは対を成す他方のトランジスタTr12のエミッタとともに定電流源55を介して接地されており、コレクタは前記カレントミラー回路53を構成する一方のトランジスタTr13を介して前記電源ライン31に接続されている。またトランジスタTr12のコレクタも、カレントミラー回路52を構成する一方のトランジスタTr15を介して前記電源ライン31に接続されている。カレントミラー回路52の他方のトランジスタTr

16は、前記トランジスタTr12のベースに与えられるべき弁別レベルVth2を作成するための電流を供給するためのものであり、前記電源ライン31から抵抗R1の一方の端子へ電流を供給する。前記抵抗R1の他方の端子は、定電流源56を介して接地されている。またこの定電流源56には、トランジスタTr10を介して前記電源ライン31から電流が供給される。トランジスタTr10のベースには、入力端子P3を介して、図示しない定電圧回路で定められる基準電圧Vrefが入力されている。

【0032】したがって、前記コンデンサC1の出力電圧が十分に低い初期状態では、トランジスタTr11への入力電圧よりもトランジスタTr12に印加される弁別レベルVth2が高くなり、この弁別レベルVth2は、

$$V_{th2} = V_{ref} - V_{be} + R1 \times i1 \quad \dots (1)$$

となる。ただし、VbeはトランジスタTr10のベース・エミッタ間電圧であり、i1は定電流源55の電流値である。

【0033】すなわち、トランジスタTr11のベース電圧よりもトランジスタTr12のベース電圧が充分高く、したがって定電流源55の電流i1はほとんどトランジスタTr12から供給され、カレントミラー回路52を介して、この電流i1とほぼ等しい電流が抵抗R1に供給されることになるためである。

【0034】これに対して、コンデンサC1の出力電圧が高くなってトランジスタTr11のベース電圧がトランジスタTr12のベース電圧よりも高くなると、前記弁別レベルVth2は、

$$V_{th2} = V_{ref} - V_{be} \quad \dots (2)$$

となる。

【0035】したがって前記弁別レベルVth2は、コンデンサC1の出力電圧の立上がり時には前記式(1)で示すように高くなり、立下がり時には前記式(2)で示すように低くなり、こうしてヒステリシス特性を実現し、差動増幅器51の弁別結果のハンチングを防止することができる。

【0036】また、カレントミラー回路53の他方のトランジスタTr14aは、前記コンデンサC1の出力電圧が前記弁別レベルVth2以上であるときには導通し、抵抗R2に電流を出力する。前記電流は抵抗R2で電圧に変換されて前記出力トランジスタ29のベースに与えられ、出力端子32からローレベルの矩形波パルスが出力されることになる。

【0037】前記放電電流切換回路33は、大略的に、前記差動増幅器51での演算結果を取出し、出力端子32の端子電圧のハイレベルへの立上がりをトリガ入力とするトランジスタTr14bと、前記トリガ入力にตอบสนองして、後述する予め定める時間T2の限時動作を行うための定電流源61およびコンデンサC2と、前記コンデ

ンサC1の電荷を急速に放電させるための抵抗R3およびトランジスタTr21と、前記時間T2だけ前記トランジスタTr21を駆動するための差動増幅器62およびカレントミラー回路63とを備えて構成されている。

【0038】前記トランジスタTr14bは、前記トランジスタTr14aとともにトランジスタTr13とカレントミラー回路53を構成しており、トランジスタTr11のコレクタ電流がこのトランジスタTr14bによって検知されている。トランジスタTr14bのエミッタは前記電源ライン31に接続され、コレクタは定電流源64、65を介して接地されている。前記定電流源64、65と電源ライン31の間には定電流源61とコンデンサC3との直列回路が介在されており、前記定電流源61とコンデンサC3との接続点69はコンデンサC2から定電流源66を介して接地されている。

【0039】一方、前記差動増幅器62の一方のトランジスタTr23のベースには、ダイオードD1、D2および定電流源67によって作成された弁別レベルが入力されており、またこのトランジスタTr23のコレクタは前記電源ライン31に接続され、エミッタは他方のトランジスタTr24のエミッタとともに定電流源68を介して接地されている。前記トランジスタTr24のベースには前記接続点69の電位が与えられ、またコレクタはカレントミラー回路63の一方のトランジスタTr25を介して前記電源ライン31に接続されている。前記カレントミラー回路63の他方のトランジスタTr26は、そのエミッタが前記電源ライン31に接続され、コレクタは前記コンデンサC2と定電流源66との接続点70に接続される。前記接続点70からは、抵抗R4を介してトランジスタTr21の駆動出力が導出される。

【0040】出力端子32がローレベルであるときには、トランジスタTr14bは導通しており、したがって定電流源61からの電流によってコンデンサC2が定電流源66を介して充電され、接続点69の電位はハイレベルとなっている。したがってトランジスタTr24のベース電圧はトランジスタTr23のベース電圧よりも高く、トランジスタTr26が導通し、このためトランジスタTr21が遮断している。またこのとき、コンデンサC3は放電している。

【0041】出力端子32の電圧がハイレベルに復帰すると、トランジスタTr14bが遮断し、コンデンサC3に定電流源64、65を介して充電が開始される。したがって接続点69の電位はローレベルとなり、コンデンサC2が放電するとともに、トランジスタTr26が遮断し、トランジスタTr21が導通して、コンデンサC1は定電流源44の電流値よりも充分大きい放電電流で放電を行い、したがって該コンデンサC1による積分動作が停止する。

【0042】その後、コンデンサC2へ定電流源61お

10

20

30

40

50

よび定電流源66を介して充電電流が供給され、これによって接続点69の電位が上昇してゆき、再びトランジスタTr24のベース電圧がトランジスタTr23のベース電圧以上となると、トランジスタTr26が導通して接続点70の電位が上昇し、トランジスタTr21が遮断する。したがってコンデンサC1は再び充電可能となって積分動作を行う。

【0043】図3は、上述のような動作を説明するための信号処理回路21の各部の波形図である。送信機からは図3(a)で示す変調波で、38kHzの図3(b)で示す搬送波を強度変調して作成された送信信号に対応した赤外線光が出力されており、その赤外線光は受光素子22によって光電変換されて図3(c)で示す電気信号に変換される。前記受光素子22からの電気信号は、増幅回路23で増幅され、さらにBPF24で前記38kHzの搬送周波数成分が濾波されることによって、該BPF24を構成するコンデンサ等の時間遅れ要素によって、図3(d)で示すように、エッジがなまり、かつ、信号期間T1が拡大されたものとなる。このBPF24からの出力が比較器26において弁別レベルVth1でレベル弁別されると、図3(e)で示すようになる。したがって、積分回路27の出力は図3(f)で示すようになり、これを比較器28において弁別レベルVth2でレベル弁別して得られる出力端子32からの出力は図3(g)に示すようになる。

【0044】したがって、出力端子32の出力電圧がハイレベルに復帰する時刻t1において、参照符β1で示すように、該出力端子32からの出力パルスが増幅回路23の入力側へ帰還されて擬似的にパルスが入力されてしまっても、前記時刻t1からは、定電流源61の単位時間当りの電流供給量と、コンデンサC2の静電容量とによって決定される予め定める時間T2、たとえば数百μsecだけ、コンデンサC2はトランジスタTr21を介して定電流源44よりも充分に大きな放電電流で放電を行い、前記積分動作が停止されて出力端子32の出力がマスクされることになる。このため、積分回路27から参照符β2で示すような誤った出力が導出されることはなく、したがって出力端子32からは図3(g)で示すように誤ってパルスが出力されることはない。

【0045】このように本発明に従う信号処理回路21では、送信機での変調波に対応したローアクティブのパルスを出力端子32から出力するにあたって、端子電圧がハイレベルに立上がる復帰時には、BPF24および積分回路27等の時間遅れ要素での応答遅れ時間に対応した時間T2だけ、放電電流切替回路33によって積分回路27のコンデンサC1の端子間をバイパスして、該積分回路27を不能動化させる。したがって、出力端子32から誤ったパルスが出力されてしまうことを防止することができ、前記変調波を正確に復調することができる。

【0046】

【発明の効果】請求項1の発明に係る光電変換素子の信号処理回路は、以上のように、光電変換素子からの信号を増幅・帯域濾波および波形整形した後、積分回路によって搬送波成分を除去し、出力回路で波形整形して変調波成分を出力するにあたって、積分回路に関連して不能動化手段を設けておき、出力回路からの出力パルスの復帰時から予め定める時間だけ積分回路を不能動化して出力をマスクする。

【0047】それゆえ、たとえばローアクティブの出力パルスであるときには、ハイレベルへの復帰時における出力の電圧変動によって増幅回路の入力へ前記出力パルスの帰還による誤入力を与えられても、その誤入力に対する出力回路の出力は停止される。したがって、変調波のみを正確に復調することができ、後段のデコード回路や制御回路での入力エラーや動作不良を防止することができる。

【0048】また請求項2の発明に係る光電変換素子の信号処理回路は、以上のように、前記積分回路がコンデンサと定電流源とを備えて構成されるとき、不能動化手段は前記コンデンサをバイパスすることによって前記出力のマスクを行い、かつ、その出力のマスクを行う前記予め定める時間は、光電変換素子の出力に対する前記フィルタおよび積分回路等の時間遅れ要素による時間遅れよりも僅かに長く設定される。

【0049】それゆえ、出力回路の出力が積分回路の入力へ誤入力されることによる出力回路からの誤出力を確実に阻止することができる。

【図面の簡単な説明】

【図1】本発明の一実施例の信号処理回路の電気的構成を示すブロック図である。

【図2】図1で示す信号処理回路の一部分の具体的構成を示す電気回路図である。

【図3】図1で示す信号処理回路の動作を説明するための波形図である。

【図4】典型的な従来技術の信号処理回路の電気的構成を示すブロック図である。

【図5】図4で示す信号処理回路の動作を説明するための波形図である。


【図6】図4で示す信号処理回路を集積回路に一体化した場合に生じる問題点を説明するための波形図である。

【符号の説明】


- 21 信号処理回路
- 22 受光素子（光電変換素子）
- 23 増幅回路
- 24 BPF（フィルタ）
- 25 弁別レベル作成回路（波形整形回路）
- 26 比較器（波形整形回路）
- 27 積分回路
- 28 比較器（出力回路）

- | | | | |
|----|------------------|------|-------------|
| 29 | 出力トランジスタ（出力回路） | * 52 | カレントミラー回路 |
| 32 | 出力端子 | 53 | カレントミラー回路 |
| 33 | 放電電流切換回路（不能動化手段） | 62 | 差動増幅器 |
| 41 | 差動増幅器 | 63 | カレントミラー回路 |
| 42 | カレントミラー回路 | C1 | コンデンサ（積分回路） |
| 51 | 差動増幅器 | * C2 | コンデンサ |


【図1】




【図2】




【図4】




【図3】



【図5】



【図6】



フロントページの続き

(51)Int.Cl.⁵

H03D 1/04

H04L 25/49

識別記号

庁内整理番号

F I

技術表示箇所

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第3区分

【発行日】平成11年(1999)11月30日

【公開番号】特開平8-237207

【公開日】平成8年(1996)9月13日

【年通号数】公開特許公報8-2373

【出願番号】特願平7-38797

【国際特許分類第6版】

H04B 10/28

10/26

10/14

10/04

10/06

H03D 1/04

H04L 25/49

【FI】

H04B 9/00 Y

H03D 1/04

H04L 25/49 C

【手続補正書】

【提出日】平成10年12月22日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項2

【補正方法】変更

【補正内容】

【請求項2】前記積分回路は、コンデンサと、このコンデンサに充電電流を供給する定電流源とを備えて構成さ

れ、

前記不能動化手段は、コンデンサをバイパスすることによって積分回路を不能動化し、

前記予め定める時間は、光電変換素子の出力にตอบสนองして出力回路から出力が得られるまでの前記フィルタおよび積分回路等の時間遅れ要素による遅れ時間よりも僅かに長く選ばれることを特徴とする請求項1に記載の光電変換素子の信号処理回路。